数字电路课程设计报告

数字电路课程设计报告

　　随着个人素质的提升，报告的使用成为日常生活的常态，其在写作上有一定的技巧。我敢肯定，大部分人都对写报告很是头疼的，以下是小编为大家收集的数字电路课程设计报告，供大家参考借鉴，希望可以帮助到有需要的朋友。

数字电路课程设计报告1

　　摘要：

　　本文着眼于目前普遍应用在城市道路上的交通灯控制系统，设计了一个东西方向和南北方向十字路口的交通灯控制电路。进行交通灯状态变换的分析和交通灯总体框架的设计。

　　关键词：交通灯 控制电路 proteus 仿真 电路设计

　　1引言

　　1.1设计任务

　　首先设计让倒计时显示器按规律运行的电路，再通过倒计时电路的信号来控制交通灯按4 种状态循环变换。电源电路采用9V 变压器、整流桥和稳压管，使220V 的交流电转换为5V 的直流电。4Hz 方波脉冲由555 定时器产生，再由74LS193 实现4 分频，最终输出1Hz 的脉冲信号；用两块74LS193 实现倒计时，一块显示十位，一块显示个位，用2 个D 触发器74HC74实现30s，20s，5s 时间的转换；利用倒计时电路控制4 个状态。最后通过74LS138 和相应的逻辑门实现对交通灯亮灭的控制。

　　1.2 要求

　　设计一个东西方向和南北方向十字路口的交通灯控制电路。

　　要求如下：

　　（1）南北方向（主干道）车道和东西方向（支干道）车道两条交叉道路上的车辆交替运行，主干道每次通行时间都设为30s、支干道每次通行间为20s；

　　（2）东西方向、南北方向车道除了有红、黄、绿灯指示外，每一种灯亮的时间都用显示器进行显示（采用倒计时的方法）；

　　（3）在绿灯转为红灯时，要求黄灯先亮5s 钟，才能变换运行车道；

　　（4）黄灯亮时，要求每秒闪亮一次；

　　（5）同步设置人行横道红、绿灯指示。

　　（6）设计相关提示：所设计的交通路口为一十字路口，不涉及左右转弯问题

　　2 交通灯控制电路分析

　　2.1交通灯运行状态分析

　　交通灯控制电路，要求每个方向有三盏灯，分别为红、黄、绿，配以红、黄、绿三组 时间到计时显示。一个方向绿灯、黄灯亮时，另一个方向红灯亮。每盏灯顺序点亮，循 环往复，每个方向顺序为绿灯、黄灯、红灯。交通灯的运行状态共有四种，分别为：

　　状态0：东西方向车道的绿灯亮，车道，人行道通行；南北方向车道的红灯亮，车道， 人行道禁止通行。

　　状态1：东西方向车道的黄灯亮，车道，人行道缓行；南北方向车道的红灯亮，车道， 人行道禁止通行；

　　状态2：东西方向车道的红灯亮，车道，人行道禁止通行；南北方向车道的绿灯亮，车道，人行道通行；

　　状态3：东西方向车道的红灯亮，车道，人行道禁止通行；南北方向车道的黄灯亮，车道，人行道缓行；

　　4 种状态循环往复，并且红灯的倒计初始值为绿灯的倒计初始值和黄灯的倒计初始值 之和。

　　2.2电路工作总体框

　　交通灯控制电路主要由以下几部分构成，有电源电路，脉冲电路，分 频电路，倒计时电路，(交通灯)状态控制电路，灯显示电路。

　　3所需各部分电路设计

　　3.1电源电路：电源电路主要由整流、滤波、稳压三部分组成，用于供给数字电路的'工作电源。整流部分由变压器与整流桥KBP210G 组成。220V、50Hz 的交流输入经过变压器之后，输出9V、50Hz 的交流电压。该电压输入整流桥，整流桥由四只整流二极管接成电桥的形式组成。整流桥输出8.1V 的直流电压。滤波电路用于滤去整流输出电压中的纹波，由1mF 的电容组成电容滤波电路。电容滤波电路简单，负载直流电压较高，纹波也较小，适合负载电压较高，负载变动不大的场合。稳压电路用于稳定电压的输出，由三端集成稳压器L7805 和电容组成。C2、C3 用来实现频率补偿，防止稳压器产生高频自激振荡和抑制电路引入的高频干扰，C4 用于减少稳压电源输出端由输入电源引入的低频干扰。

　　数字电路课程设计报告3

　　设计题目： 数字电子钟逻辑电路 专业班级： 自动化112班 学生姓名： xx 学 号：xx指导教师： xx 设计时间： xx

　　教师评语： 成绩 评阅教师 日期

　　一、摘要

　　所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能实现准确计时，并显示时、分、秒，而且可以方便准确的对时间进行调节。在此基础上，还可以实现整点报时的功能。因此，数字钟的应用十分广泛。我们要通过这次的课程设计掌握数字钟的原理，学会设计简单的数字钟。

　　二、设计任务

　　用中小规模集成电路设计一台能显示时、分、秒24时制地的数字电子钟，具体要求如下：

　　时为00-23二十四进制计数器； 秒、分为00-59六十进制计数器；

　　整点报时，整点报时电路要求在每个整点前鸣叫五次低音（100Hz），整点时再鸣叫一次高音（500Hz）。

　　三、工作原理

　　数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。

　　四、可选器材：

　　(1)数字电子技术实验系统箱， (2)直流稳压电源，

　　(3)集成芯片：74LS161 2个、74LS160 4个、 74LS00 2个、 74LS20 1个。 (4)喇叭，1/4W、8Ω。

数字电路课程设计报告2

　　设计题目： 数字电子钟逻辑电路 专业班级： 自动化112班 学生姓名： xx 学 号：xx指导教师： xx 设计时间： xx

　　教师评语： 成绩 评阅教师 日期

　　一、摘要

　　所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能实现准确计时，并显示时、分、秒，而且可以方便准确的对时间进行调节。在此基础上，还可以实现整点报时的功能。因此，数字钟的应用十分广泛。我们要通过这次的课程设计掌握数字钟的原理，学会设计简单的数字钟。

　　二、设计任务

　　用中小规模集成电路设计一台能显示时、分、秒24时制地的数字电子钟，具体要求如下：

　　时为00-23二十四进制计数器； 秒、分为00-59六十进制计数器；

　　整点报时，整点报时电路要求在每个整点前鸣叫五次低音（100Hz），整点时再鸣叫一次高音（500Hz）。

　　三、工作原理

　　数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。

　　四、可选器材：

　　(1)数字电子技术实验系统箱， (2)直流稳压电源，

　　(3)集成芯片：74LS161 2个、74LS160 4个、 74LS00 2个、 74LS20 1个。 (4)喇叭，1/4W、8Ω。

　　五、参考电路见附录一、附录二

　　六、方案的设计

　　计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。

　　1. 显示部分： 将两片74LS161芯片和四片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。 (一)设计步骤及方法

　　所有74LS161芯片和74LS160的16脚接5V电源(置为1)，3脚、4脚、5脚、6脚和8脚接地（置为0）。74LS00芯片的14脚接5V电源（置为1），7接地。 1. 秒设计

　　秒部分具体设计如图示：

　　秒部分设计图

　　秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS160和与非门74LS00在面包板上设计10进制计数器显示秒的个位 。计数器的1脚接高电平，7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态.秒的个位和十位的2脚相接从而实现同步工作，15脚（串行进位输出端）接十位的7脚和10脚。个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，并十位部计数器的2脚脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS00在面包板上设计6进制计数器显示秒的十位 ：7脚和10脚接各位计数器的15脚（串行进位输出端），当个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，并十位部分开始计数，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和分个位计数器的2脚脉冲输入端CP，从而实现6进制计数器和进位功能。 2. 分钟的设计

　　分钟部分具体设计如图示：

　　分部分设计图

　　分钟个位部分逢十进一，十位部分逢六进一，从而共同完成60进制计数器。当计数到59时重新开始计数。利用74LS160和74LS00设计10进制计数器显示分的个位 ：1脚，7脚和10接高电平，15脚（串行进位输出端）接十位计数

　　器的7脚和10脚。当个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，十位计数器和各位计数器的2脚相接从而实现同步工作。并将计数器的2脚脉冲输入端，从而实现10进制计数器和进位功能。利用74LS161和74LS00在面包板上设计6进制计数器显示分的十位 ：当由Q3Q2Q1Q0（0000）2增加到（0101）2时，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和小时的个位计数器的2脚脉冲输入端，从而实现6进制计数器和进位功能。 3. 小时的设计

　　小时部分具体设计如图示：

　　小时部分设计图

　　利用74LS160和74LS00设计10进制计数器显示小时的个位 ：7脚和10脚接高电平。15脚（串行进位输出端）接入十位计数器的7脚和10脚，个位计数器和十位计数器的2脚相接从而实现同步工作方式。小时十位计数器的2脚脉冲输入端，从而实现10进制计数器和进位功能。利用74LS161和74LS00在面包板上设计计数器显示分钟的十位 ：当十位计数器由Q3Q2Q1Q0（0000）2增加到（0010）2并且个位计数器Q3Q2Q1Q0由（0000）2增加到（0100）2时，通过74LS00对十位计数器的Q1和个位计数器Q2与非，分别接入十位和个位的74LS161的1脚清零端，从而共同完成24进制计数器并清零。

　　七、电路总体说明；通过外接时钟脉冲CP的`作用下,秒的个位加法计数器；八、实验问题小结；1.实验室缺少74LS248.74LS48芯片解；2.进行试验时秒个位计数器完成一次循环之后没有进；解决问题：秒的个位和十位的2脚没有相接从而不能实；九、实验总结；课程设计是我们运用所学知识，动手实践的一个好机会；我们通过亲自动手连线、试验，遇到问题、解决问题，；十.参考文

　　七、电路总体说明

　　通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步,秒个位计数器的Qcc使得秒十位的P和T端同时为1（Qcc为进位端，当个位为9时进位并Qcc=1）,从而秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。当经过60个脉冲信号，秒部分完成一个周期，分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号，分钟部分完成一个周期，小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲，小时个位计数器工作一次，通过译码器和数码显示管，小时的个位数字加1。当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步, 小时个位计数器的Qcc使得小时十位的P和T端同时为1,从而小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号，小时部分清零，从而完成了1次24小时计时。

　　八、实验问题小结

　　1.实验室缺少74LS248.74LS48芯片 解决问题：用CD4511芯片代替

　　2. 进行试验时秒个位计数器完成一次循环之后没有进位

　　解决问题：秒的个位和十位的2脚没有相接从而不能实现同步工作

　　九、实验总结

　　课程设计是我们运用所学知识，动手实践的一个好机会。它既可以帮助我们加深对所学知识的理解，又能提高我们运用知识，联系实际，动手实践的能力。而且在设计过程中可能用到我们没学过的知识，需要我们去查阅资料获取相关信息，这又提高了我们查找信息和学习新知识的能力。在实验过程中，又会遇到许多意想不到的问题，需要我们去分析原因和如何去解决这些问题。

　　我们通过亲自动手连线、试验，遇到问题、解决问题，巩固了书本的知识，同时也学到了新的学问，明白了实践的可贵性。总之，课程设计对我们提高自身能力是很有帮助的。

　　十.参考文献：

　　《通用GENERAL集成电路速查手册》

　　《数字电子技术》

数字电路课程设计报告3

　　一、设计目的

　　温度是日常生活中无时不在的物理量，温度的控制在各个领域有着广泛积极的意义。如温室的温度控制等。另外随着数字电子技术的迅速发展，将模拟电量转换成数字量输出的接口电路A/D转换器是现实世界中模拟信号向数字信号的桥梁。在以往的A/D器件采样控制设计中，多数是以单片机或CPU为控制核心，虽然编程简单，控制灵活，但缺点是控制周期长，速度慢。单片机的速度极大的限制了A/D高速性能的利用，而FPGA的时钟频率可高达100MHz以上。本设计进行时序控制、码制变换，具有开发周期短，灵活性强，通用能力好，易于开发、扩展等优点。

　　二、设计的基本内容

　　本次设计主要是基于FPGA+VHDL的温度控制系统，可编程器件FPGA和硬件描述语言VHDL的使用使得数字电路的设计周期缩短、难度减少。设计采用模块化思路，包括四个模块FPGA控制ADC0809模块、分频模块、数据传输模块、元件例化模块,再加以整合实现整个系统，达到温度控制的目的。

　　基于FPGA的信号采集系统主要有：A/D转换器，FPGA，RS232通信。A/D转换器对信号进行会采集，A/D内部集成了采样、保持电路，可有效的降低误差，减少外围电路的`设计，降低系统的功耗。A/D在接受到指令后进行采集，FPGA采集控制模块首先将采集到的通过A/D转换城的数字信号引入FPGA，而后对数字信号送往算法实现单元进行处理，并存于FPGA内部RAM中。

　　1.实验设计指标及要求：

　　1.1课题说明：

　　在体育比赛、时间准确测量等场合通常要求计时精度到1%秒（即10 ms）甚至更高的计时装置，数字秒表是一种精确的计时仪表，可以担当此任。本课题的设计任务设计一个以数字方式显示的计时器，即数字秒表。

　　1.2设计内容：

　　a)数字秒表需求分析，信号及属性定义；

　　b)电路原理设计、分析、参数计算，画出电路原理；

　　c)电路安装与实验测试。

　　1.3设计要求：

　　d)量程99.99 S，计时精度1%秒，计时结果动态显示，十进制格式；

　　e)设置启动、清除信号，清除信号使输出结果，使电路复位到初始状态；

　　f)设置暂停、停止信号，暂停、停止时均保持当前结果，直到清除信号有效时止；

　　1.4总体设计思路：

　　数字秒表由4个部分组成：精确的时钟源、十进制计数器、译码器、七段码或液晶显示电路。

　　时钟源产生符合精度要求的基准时钟，本设计中取10毫秒即可。十进制计数器需要4个，分别对应4个十进制位，输出为BCD码。若采用七段码显示器则译码器完成BCD到七段码的译码，由4位显示电路动态显示结果。

　　2.单元电路设计：

　　分频、进位功能的实现：

　　数字秒表由四部分组成：精确的时钟源，十进制计数器，译码器，七段码显示电路。本实验设计时钟脉冲源采用电路板上的1000HZ脉冲，74ls90芯片具有2-5-10进制功能，

　　由5片74ls90芯片构成分频、计数电路，第一片74ls90芯片将直接输入的1000HZ脉冲源分成100HZ，后四片74ls90芯片再逐次进行10H、1HZ、0.1HZ的分频工作，与此同时后4片74ls90芯片组成十进制计数器与四个终端显示由七段译码显示器连接以显示电路输出结果。

【数字电路课程设计报告】相关文章：

课程设计报告08-03

课程设计报告07-15

课程设计总结报告11-22

课程设计报告15篇10-16

课程设计报告(15篇)10-03

课程设计报告优秀（13篇）11-07

课程设计报告（通用17篇）04-09

课程设计报告（通用6篇）01-08

课程设计总结09-02