一种双模通讯的外系统等效器设计论文

一种双模通讯的外系统等效器设计论文

　　为了克服航天飞行器进行地面模拟测试时，外系统等效器通讯容易中断的问题，设计了一种基于PCI和USB通信技术的外系统等效器。系统以FPGA为中央控制核心，围绕FT245RL和PCI9054芯片进行电路设计，完成对上位机的信息传输，实现了10路RS 485信号和PCM信号的输出。经长期测试，信号输出稳定，满足任务要求，已成功应用于某航天测量系统中。

　　0 引 言

　　随着航空航天设备、军用系统等产品的自动测试系统(ATS)面对越来越复杂的测试环境，影响系统稳定工作的因素也越来越多，传统工控机与外系统等效器之间往往采取单总线通信，由于总线通信受到干扰导致信号通信中断，降低了测试设备的可靠性[1]。为了提高通信可靠性，本文设计了一种基于PCI和以太网总线接口的外系统等效器，为了保证数据可靠传输，采用了双总线通信，当一条总线中断时，另一条总线也可以继续工作，用以高效稳定地模拟控制系统及测试系统的接口，实现了在地面实验室完成对飞行器系统的闭环测试。

　　1 系统原理设计

　　外系统等效器基于FPGA，USB，PCI技术，采用模块化设计，按照功能设计区分各板卡，设计框图如图1所示。上位机发送的命令和数据通过光纤或者USB接口下发，经过背板，将命令有序传达至各功能板。背板在外系统等效器中的功能为上位机与外系统等效器的数据中转站，此板卡不对数据或命令作任何处理，接收下发的数据、命令，直接转发给功能板[2]。功能板接收到背板发送的数据或命令信息，进行命令解析，按照寄存器执行各通道功能。

　　数字信号板即该等效器功能板，主要实现RS 485信号和PCM信号。RS 485信号通过标准的RS 485接口芯片实现信号输出，同时用光耦隔离提高FPGA引脚对RS 485接口芯片的驱动能力。另外，此板卡能够接收测量系统发送的位同步、字同步信号，并按照一定的帧格式输出PCM信号。

　　2 硬件电路设计

　　2.1 PCI接口电路设计

　　在本设计中PCI总线与FPGA的桥接芯片选用PCI9054，它集成了PCI接口协议，用户不需要深入掌握PCI通信协议，降低了PCI总线的开发难度，方便用户使用[3]。其工作时钟为33 MHz，允许支持32位数据总线，符合PCI 2.2协议，传输速度根据项目要求设计为10 MB/s。本设计中PCI9054选择从模式，从模式允许PCI总线上的主控设备访问局部总线上的配置寄存器和内存，支持单周期和突发动模式传输[4]。PCI9054通过PCI从设备从FIFO中读写数据的长度分别为16 B和32 B，以支持从PCI总线到局部总线上的突发和单周期存储器映射访问和I/O映射访问。PCI9054作为本地总线主控设备通过和进行本地总线仲裁。

　　仲裁过程如下：当PCI9054收到PCI端发出的读写控制命令后，随即向FPGA发出控制信号，表明PCI端已经准备就绪，此时FPGA将信号回馈给PCI9054，表明双方都已准备就绪，可以进行正常的数据传输，否则需等待12个CLK才能释放总线。PCI接口与FPGA硬件接口如图2所示。

　　2.2 USB接口电路设计

　　USB接口是计算机常用的通信接口之一，以数据传输可靠稳定，传输速率快，通用性强，扩展性强，支持热插拔等优势广泛应用于各个领域的产品开发[5]。选择了FTDI公司的FT245L作为USB接口芯片，其接口电路如图3所示，FT245RL有总线供电和自供电两种供电模式，总线供电模式中，USB接口最大驱动电流只能达到500 mA，此种供电模式只适用于小电流、低功耗的系统[6]。由于本系统功耗较大，所以设计中选择5 V自供电模式来满足功耗要求。

　　为了进一步优化外界和电磁干扰对USB数据传输造成的影响，一方面增加磁珠配置在USB电源接口处，从而减少设备与主机的干扰;另一方面串入滤波器ADCM2012在USB接口数据传输线中减少纹波引起的干扰。

　　2.3 数字信号板电路模块设计

　　在本设计中选用SN55LBC176作为RS 485接口芯片，接口电路如图4所示，SN55LBC176是一款抗雷击芯片，对于多节点系统中复杂的现场状况，选用此款芯片可以有效避免由于雷击而引起的故障[7]。在设计电路时，选用光耦器件HCPL?0631作为隔离芯片，由于光耦器件的输入端为发光二极管，其干扰源等效电阻很大，可以有效地抑制尖峰脉冲，从而进一步优化系统，降低电磁干扰对系统的影响。

　　PCM信号源模块实现的功能是接收测试系统字同步和位同步信号，按照测试系统数据传输的波特率产生一路带有帧格式且数据量可调的PCM码流。设计中采用DS26C31和DS26C32分别作为RS 422信号的驱动和接收芯片。由于两者的电源脚、地脚、信号使能端以及4路差分信号同相端均相同，不同之处是DS26C32和DS26C31的TTL信号端反相[8]。根据这个特点，在PCB布局时，将RS 422电路模块设计为通用型，使DS26C31，DS26C32根据后续项目需要随时进行替换。电路设计如图5所示。R18，R19，R20，R21是一个0805封装的四脚焊盘，当芯片选用DS26C31时，则在1，4管脚和2，3管脚间分别焊接0 Ω电阻以实现信号连接，当选用DS26C32时，1，3管脚和2，4管脚间焊接0 Ω电阻，此设计大大增加了模块的可拓展性和通用性。

　　3 关键技术实现

　　3.1 PCI通信设计

　　PCI接口板通过金手指连接在工控机的PCI总线上，其作用为在工控机与等效器的通信之间起数据打包和数据转发的作用。PCI接口板与背板之间采用异步串行通信，由于其数据传输速率与PCI总线的读写速率不一致，需通过建立内部FIFO解决通信速率匹配问题。设计中采用FPGA内部自带的双口RAM搭建了位宽为32 b，深度为8 KB的内部FIFO。双口RAM选用了数据位为2 b，地址位为13 b的RAMB16_S2_S2，16个双口RAM共用地址线并置为32 b数据端口以实现32 b数据的输出。

　　双口RAM的A，B两组接口都可以实现数据的读写操作。设计中内部FIFO端口连接如图6所示， A端口设计为写FIFO，并将WE内部置高，其时钟信号等同于FIFO的写信号，在写时钟的上升沿，从FIFO中写入数据，同时端口A的写地址递增加1;B端口设为读FIFO，将WE内部置低，B端口的时钟信号等同于FIFO的读信号，在读时钟的上升沿，从FIFO中读取数据。PCI板卡向上位机上传批量数据时，需要将数据先缓存于FIFO中，FIFO的工作原理是先进先出，通过判断FIFO的读、写地址差值辨别FIFO的空、半满、满的状态信息。当判别到FIFO半满，即写FIFO地址与读FIFO地址差值达到4 096 B时将产生中断，LINT#置低，通知PCI9054可以从本地总线上读取数据。

　　3.2 系统通信协议设计

　　系统通信协议是为了建立统一的通信标准，各板卡按照协议传递命令、状态、数据，从而使系统的通用性和可扩展性更强。在本系统中上位机与外系统等效器的通信方式有PCI总线通信和USB总线通信两种方式，由于PCI总线与USB总线数据位不同，为了实现协议的标准化，统一二者的通信协议是本系统设计的关键。

　　标准化协议采用40 b异步串行通信方式，通信包格式为1 b起始位+2 b模式域+32 b数据位+2 b模式域+1 b校验位+2 b停止位，其中32 b数据位为下发功能板的有效信息。采用PCI通信时，上位机发送32 b数据，双模通信接口卡接收PCI总线数据，并将其打包为40 b串行数据通过光纤下发给背板;采用USB通信时，上位机下发6 B数据至双模通信接口卡，转换为40 b串行标准数据包下发至背板。

　　3.3 USB逻辑控制设计

　　USB接口控制采用FT245RL完成，FT245RL可以自动实现USB接口和并行I/O的协议转换，芯片内部配置有实现接收和发送缓冲的两个FIFO。在本设计中，数据传输遵循标准协议，由于FT245RL一次只能传输一个字节的数据，所以上位机需发送6个字节的数据以包含标准协议中的所有信息。USB接口逻辑控制流程图如图7所示。

　　FPGA读取USB总线上的数据：

　　(1) 自检，首先判断是否为自检命令，若接收到0x5C，双模通信板产生带有帧结构的递增数据上传至上位机，上位机将检测读取到数据，若数据正确，则USB 接口通信正常，自检正确，上位机可以继续下发命令或数据，否则切换至PCI总线通信模式;

　　(2) 读取命令，确认USB通信正常后，若接收到0xEB，进入读取USB接口命令模式，读取6 B数据，并将其缓存至48位的缓存寄存器中;

　　(3) 解析USB命令，D[47：40]表示数据是否为有效数据，D[39：36]为USB工作模式，根据不同的工作模式，进入不同的状态。若工作模式为下发命令，将按照标准协议将命令信息进行重组，并转换为40位的异步串行数据并下发。若工作模式为读取状态，读取32位状态信息增加帧头0x5C，帧尾0x5C至USB并行端口，依次发送即可。若工作模式为上传批量数据，批量数据缓存于8 KB FIFO中，当FIFO达到半满时，在批量数据前添加帧头EBEB和帧尾6F6F，再以字节为单位依次向上位机发送数据。

　　4 实验结果

　　4.1 RS 485信号测试结果

　　RS 485差分信号输出如图8所示，RS 485标准阈值为±200 mV。对于RS 485接口芯片而言，时，输出为“1”;输出为0。本设计中所以输出信号是确定的，试验结果正确。

　　4.2 PCM信号测试结果

　　PCM码流的检测还需另一块数字量板模拟系统实现发送字同步信号、位同步信号，并将接收到的PCM码流上传到上位机进行检测。图9为测试板发出的字同步、位同步信号。

　　测试板收到PCM数据会上传至上位机，上位机存储数据文件，如图11所示。此数据包设定模式为递增数，帧头、帧尾分别设为0xEB90，0x146F，帧长度设为256 B。

　　5 结 语

　　为了对抗恶劣环境的干扰，提高信号传输的可靠性及通用性，外系统等效器采用PCI接口及USB接口双接口通信设计，实现了测试系统所需全部接口信号的输出。双接口通信解决了单接口掉线系统无法正常工作的问题。等效器采用标准化板卡设计，增强了可拓展性以及可移植性，为产品升级及类似产品生产提供了便利，现已成功应用于某航天测量项目中。

【一种双模通讯的外系统等效器设计论文】相关文章：

机器学习的服务器调优系统设计论文04-20

基于DSP整流器设计论文04-18

FPGA数据采集与回放系统设计论文04-24

飞行器气动设计教学思考论文06-23

基于系统设计的科研管理论文09-22

传感器的优化设计论文（通用13篇）07-27

《细胞器—系统内的分工合作》教学设计08-04

解析科技竞赛赛务系统的设计与实现论文04-19

综合布线系统设计项目教学模式应用论文07-12

细胞器—系统内的分工合作说课设计11-11